

画像ベースボードの狙いは、各種画像フィルタや高速テンプレート・マッチング、モーション検出など高度な画像処理アルゴリズムを検証するためのハードウェア・プラットホームを準備することである。そこで、制御用にマイクロプロセッサを用意した。今回は、A-D/D-Aコンバータを内蔵したADuC7026を採用した。 (編集部)

マイクロプロセッサADuC7026 を選んだ理由

…アドレス/データ時分割多重化バスで 信号線が少ない

本誌 2007年8月号で紹介した画像ベースボード CQ-SP3EDW の設計に当たって,いちばん苦慮した点は付属基板の信号ピンのやりくりです.

付属基板に搭載された XC3S250E-VQ100 は100 ピン・パッケージです.電源を除くとコネクタ経由で使える信号線の数は,次のように限られています.

● 入出力ピン 53本

● 入力専用ピン 4本

● クロック 1本

16 ビット・バス幅の VGA 画像フレーム・メモリを接続するためには最低,

● データ線 16本

● アドレス線 18本

● 制御線 3本(/CS,/RD,/WR)

の計37本を必要とします.しかし,その余裕はないので,

16 ビット・バス幅の VGA 画像フレーム・メモリの搭載は 断念しました.

制御用マイクロプロセッサは熟慮の末, ADuC7026(米 国 Analog Devices社)を採用しました.このLSIは,本誌 2006年3月号の付属企画に採用されたARMコア内蔵のマイクロプロセッサです.

ADuC7026 はアドレス線とデータ線が多重化されたマル チプレクス・バスになっています、図1に示すように.

- アドレス/データ信号線 16本(AD0~AD15)
- 制御信号線 4本(nMS0 , nRD , nWR , AE) の計20本で , FPGA 内のレジスタやメモリ・ブロックをアクセスできます .

ADuC7026 は水晶発振子(32.768kHz)のクロックを,内蔵しているPLL(Phase-locked Loop)回路で逓倍して得られるクロック(最高41.78MHz)で動作します.

図2の機能ブロック図に示すように,

● フラッシュ・メモリ 62K バイト

● SRAM 8Kバイト

● 12 ビット A-D コンバータ 12 + 4 チャネル

● 12 ビット D-A コンバータ 4 チャネル

• GPIO(General Purpose Input Output)

●外部メモリ・インターフェース

などを備えたマイクロプロセッサです.

画像ベースボードは図1に示すように,USB-シリアル変換ICのCP2102(米国 Silicon Laboratories社)を搭載しています.ADuC7026のシリアル・ポートをUSBに変換し,仮想COMポートとしてプログラムのダウンロードおよび

KeyWord

ADuC7026, VGA画像フレーム・メモリ, ARM コア, マルチプレクス・バス, リード・タイミング, ライト・タイミング






図1 ADuC7026 **マイクロプロセッサ周辺回路**

ARM コア内蔵マイクロプロセッサ ADuC7026 は32.768kHz の発振周波数を内蔵の PLL 回路により最高 41.78MHz に逓倍して CPU クロックとする.シリアル-USB 変換IC の CP2102 を画像ベースボード上に搭載している.

汎用シリアル通信ポートとして使うことができます.

電源は基板上に降圧レギュレータを搭載しました. 23 に示す回路で DC ジャックに供給される 5V 電源を 3.3V に 変換します.同期整流方式の高効率回路であり,3A程度 の負荷電流を供給できます.

付属基板上には可変出力型3端子レギュレータ「LM317」 を取り付ける配線パターンが用意されています.しかし, 液晶モジュール, CMOSカメラ・モジュール, そして将来 的には画像フレーム・メモリを追加することを考えると、 雷流容量が不足します.

そこで画像ベースボード上にこの3A程度の負荷電流に 耐える電源を備えました.5VのDCアダプタをDCジャッ クJ11に接続することにより,電源を供給します.

2 マイクロプロセッサ・インターフェー ス回路の全体構成

Part2

ADuC7026のプログラムで、付属 FPGA 基板上の LED を点滅させてみましょう、図4は回路のブロック図です、

XC3S250E内部にLED制御レジスタを設けます. ADuC7026 はこのレジスタの内容を書き換えることにより, XC3S250Eの98ピンに接続されたLEDを点滅させます.

アドレス/データ・バスの幅は16ビットで, アドレスと データは時分割により送受信されます. アドレス・ラッ チ・イネーブル(AE)は多重バスからアドレス信号を切り 出すためのラッチ信号です.

A Du C 7026 は次に示す制御信号である,

/WR 書き込みストローブ




図2 マイクロプロセッサADu C7026 の機能ブロック図 12 ビット16 チャネルのアナ ログ入力,12ビット4チャ ネルのD-Aコンバータ出力端 子を備える. 最高512Kバイ

トの外部メモリを接続可能.

OSC: Osillator PLL: Phase-locked Loop PSM : Power Supply Monitor

POR: Power on Reset GPIO: General Purpose Input Output PLA: Programmable Logic Array

PWM: Pulse Width Modulation

+5V CDRH74NP-220MC +3.3V U7 220µ S2_P S8533A33AFT PDRV G2_P 68E G1_N E1_N S1_N 0 0 220µ NDRV C_{20} 25 ON/OFF C_{22} NC CSS **10**₹

図3

同期整流回路を使った降圧レギュレータ回路 同期整流方式による高効率降圧レギュレータ.最 大3Aの3.3V出力が可能.



- /RD 読み出しストローブ
- /MS0 メモリ・セレクト信号

により,メモリ空間に配置された XC3S250E 内部のレジスタにアクセスします.

3 マイクロプロセッサ・ インターフェース回路

XC3S250E 内部のマイクロプロセッサ・インターフェース回路は, ADuC7026の外部メモリ空間0のアクセス信号により,指定レジスタのデータをリード/ライトします.

バイト・イネーブル信号 BEN0, BEN1 は FPGA に接続されていないため使用できません.従って,データのリード・ライトは必ずワード(16 ビット)単位となります.

FPGA内部にレジスタを4ワード(8バイト)用意し,




図4 マイクロプロセッサ・インターフェース回路のプロック図

ADuC7026 はアドレス・バスとデータ・バスが多重化されているので、20 本の信号線で外部メモリ空間のアクセスができる.FPGA の内部レジスタのアクセスを LED の点滅で確認する.

ADuC7026の外部メモリ空間アドレス 0x10000000 から 4 ワードに割り付けます. レジスタ・アクセスは ADuC7026 の内部クロック 41.78MHz に同期して行われます.

ADuC7026のリード・サイクルのタイミング・チャートを図5に、ライト・サイクルのタイミング・チャートを図6に示します。メモリ・セレクト(/MS0)は、リード/ライト・サイクルの開始から終了までアサートされます。外部メモリを使用する場合は信号/MS0をメモリのチップ・セレクト(/CS)へ接続します。

アドレス・ラッチ・イネーブル(AE)はバスヘアドレス




図5 リード・サイクルのタイミング・チャート

マイクロプロセッサ(ADuC7026)は41.78MHz, FPGAは48MHzと異なるクロックを使っているので、タイミング設計には注意を要する.アドレスとデータは時分割多重化されてADバスに乗る.




図6 ライト・サイクルのタイミング・チャート

ADuC7026の初期設定では,タイミング上データを正しく書き込めない恐れがある.XMOPAR レジスタの設定変更により,WR がアサートされる期間を1クロック分増やした.

Part2 PPGA基板で始める 画像処理回路入門

を出力している間アサートされます。

書き込みストローブ(/WR)はライト・データを出力している間アサートされます. 読み出しストローブ(/RD)はリード・データの入力を待っている間アサートされます. アドレス/データ・バス(AD)は, アドレスおよびデータが流れる双方向のバスです. リスト1に本回路の VHDL ソースを示します.

4 リード・サイクルのタイミング設計

リード・サイクルのタイミング・チャート(図5)で, CPU_CLKはADuC7026の内部クロックであり,外部には 出力されません.

CLK48 は, XC3S250E が内部で使用している 48MHz の クロックです. 使用しているクロックが異なるため, アド

リスト1 マイクロプロセッサ・インターフェース回路のVHDL ソース

```
s sel
                                                                                    <= s_addr(1 downto 0);
-- Design Name: reg_rw_led
                                                                          s_data
                                                                                            reg0 when s_sel = "00" else
                                                                                             reg1 when s_sel = "01" else
                 reg_rw_led - Behavioral
-- Module Name:
                                                                                             reg2 when s_sel = "10" else
library IEEE:
                                                                                             req3;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
                                                                          -- Register Read
                                                                                   <= s data when (nMS = '0' and nRD = '0')</pre>
                                                                         AD
                                                                                                       else (others => 'Z');
entity reg_rw_led is
                                                                          -- Address Latch
port (
      clk48 in
                         : in
                                  std logic;
                                                                          process (clk48, s reset)
      nMS
                         : in
                                   std_logic;
                                                                          begin
                         : in
                                  std logic;
                                                                                    if (s_reset = '1') then
      ΑE
                         : in
                                                                                             s addr
                                                                                                      <= (others => '0');
      nWR
                                   std logic;
                         : in
                                  std_logic;
      nRD
                                   std_logic_vector(15
      ΑD
                         : inout
                                                                                    elsif (rising edge(clk48)) then
                                                                                             if (nMS = '0' \text{ and } AE = '1') then
                           downto 0);
      nLEDO
                         : out
                                  std_logic;
                                                                                                       s_addr
                                                                                                                <= AD;
                                                                                             end if.
      dummv
                         : in
                                  std logic
                                                                                    end if:
                                                                          end process:
end reg rw led;
architecture Behavioral of reg_rw_led is
                                                                          -- Register Write
                                                                          process (clk48, s_reset)
      signal clk48
                        : std logic;
                                                                          begin
      signal s reset
                                                                                    if (s reset = '1') then
                         : std logic;
                                                                                            reg0
      signal s_locked48 : std_logic;
                                                                                                    <= (others => '0');
      signal reg0
                        : std logic vector(15 downto 0);
                                                                                             reg1
                                                                                                       <= (others => '0');
                         : std_logic_vector(15 downto 0);
                                                                                                      <= (others => '0');
      signal reg1
                                                                                             reg2
      signal reg2
                         : std_logic_vector(15 downto 0);
                                                                                             reg3
                                                                                                       <= (others => '0');
      signal reg3
                        : std_logic_vector(15 downto 0);
                                                                                             s_nWR
                                                                                                       <= '1';
                        : std_logic_vector(AD'range);
: std_logic_vector(1 downto 0);
      signal s_addr
      signal s_sel
                                                                                    elsif (rising_edge(clk48)) then
      signal s_data
                        : std_logic_vector(AD'range);
                                                                                             s_nWR
                                                                                                       <= nWR;
                                                                                       if (nMS = '0' and s_nWR = '0' and nWR
      signal s_nWR
                        : std_logic;
                                                                                                                   = '0') then
      COMPONENT dcm_clk48
                                                                                             case s sel is
      PORT (
                                                                                             when "00" =>
                CLKIN IN : IN std logic;
                                                                                                        rea0
                                                                                                                 <= AD:
                                                                                             when "01" =>
               RST_IN : IN std_logic;
               CLKIN IBUFG OUT : OUT std logic;
                                                                                                        reg1
                                                                                                                 <= AD;
                CLK0 OUT : OUT std logic:
                                                                                             when "10" =>
               LOCKED_OUT : OUT std_logic
                                                                                                                 <= AD;
                                                                                                        reg2
                                                                                             when "11" =>
      END COMPONENT:
                                                                                                                 <= AD:
                                                                                                        reg3
                                                                                             when others =>
begin
                                                                                                         null:
                                                                                             end case;
      -- Generate clock
                                                                                       end if;
      U_DCM_CLK48 : dcm_clk48
      PORT MAP (
                                                                                    end if;
                CLKIN_IN => clk48_in,
                                                                          end process;
                                   => '0'
                RST IN
                CLKIN_IBUFG_OUT => open,
                                                                          -- LED Output
               CLK0_OUT => clk48,
                                                                         nLEDO
                                                                                   <= reg0(0);
               LOCKED_OUT
                                   => s_locked48
                                                                    end Behavioral:
      s reset <= not s locked48;
```


リスト2 LED の点滅のプログラム

```
**************
                                                          static void write_mem(volatile unsigned short *addr, unsigned
     LED Blink for CO-SP3EDW
                                                          short data)
     Build By KEIL uVISION3
                                                               uart_printf("write addr:%08X data:%04X\n", addr, data);
                                                               *addr = data:
#include <ADuC7026.H>
#include <stdio.h>
#include <string.h>
                                                          static uint16 t read mem(volatile unsigned short *addr)
#include <stdarg.h>
                                                               unsigned short data;
#define FPGA REG
                       0x10000000
#define CR
                                                               data = *addr;
                                                               uart_printf("read addr:%08X data:%04X\n", addr, data);
#define true
                                                               return data;
#define false
                                 0
typedef int bool;
                                                          static void init hardware(void) ◀
                                                                                                   ──{init hardware関数)
         signed char int8_t;
typedef
typedef
         signed short int16_t;
                                                                // PT.T.
typedef
                                                                                           // Release PLLKEY
         signed long int32_t;
                                                               PLLKEY1 = 0x000000aa;
typedef unsigned char uint8_t;
                                                               PLLCON
                                                                        = 0x00000021;
                                                                                           // Uset external 32kHz
                                                               PLLKEY2 = 0x00000055;
typedef unsigned short uint16_t;
                                                                                           // Set PLLKEY
typedef unsigned long uint32_t;
                                                               // Clock select
                                                               POWKEY1 = 0x0000001;
                                                                                           // Release POWKEY
                                                                        = 0x000000000;
                                                               POWCON
static bool timer interrupted = false;
                                                                                           // Active mode,41.78MHz
                                                                                           // Set POWKEY
                                                               POWKEY2 = 0x000000f4;
static void uart putchar(int8 t ch)
                                                               // LED
                                                               GP0CON
                                                                        = 0x000000000;
     while (0x20 != (COMSTA0 \& 0x20)) {}
                                                               GPOPAR
                                                                        = 0x20000000;
                                                               GP1DAT
                                                                        = 0xFF000000;
                                                                                           // P1.7 Output '0'
     if (ch == '\n') {
                                                               GP1DAT
                                                                        = 0xFFE40000;
              COMTX = CR;
                                // output CR
                                                               // Serial
                                                               GP1CON
     } else {
                                                                       = 0x00000011;
                                                                                           // SOUT,SIN
              COMTX = ch;
                                                               COMCON0 = 0x00000080;
                                                                                           // COMDIV0/1 enable
                                                               COMDIVO = 0x00000088;
                                                                                           // 9600bps
                                                               COMDIV1 = 0x00000000;
                                                                                            // 9600bps
                                                               COMCON0 = 0x00000007;
                                                                                           // TX/RX enable
static int8_t uart_getchar(void)
                                                               // External memory
                                                                        = 0x00022220;
                                                                                           // nMS0,AE,nRD,nWR
                                                               GP2CON
     while (!(0x01 == (COMSTA0 \& 0x01))) {}
                                                               GP3CON
                                                                        = 0x22222222;
                                                                                           // AD7-AD0
     return (int8_t)COMRX;
                                                               GP4CON
                                                                        = 0x22222222;
                                                                                           // AD15-AD8
                                                               XMCFG
                                                                        = 0 \times 000000001;
                                                                                           // External memory enable
                                                               XM0CON
                                                                        = 0×00000003:
                                                                                           // 16bit bus, XMO enable
                                                               XM0 PAR
                                                                        = 0x00008710;
                                                                                           // WR enable, nWR strobe 2CLK
static void uart putstring(const int8 t *s)
                                                               // Timer
     while (*s != 0) {
                                                               T1LD = 13:
                                                                                        // 10msec .41780000/32768/T1 Freq
              uart_putchar(*s++);
                                                                                         // start Timer1
                                                               T1CON = 0xCF;
                                                               IRQEN = 0 \times 000000008;
                                                                                        // Timer1 IRQ enable
static void uart_printf(const int8_t *fmt, ...)
                                                          int main (void)
     static int8 t uart buf[128];
                                                               uint16 t data;
     va_list args;
                                                               init hardware();
     va_start(args, fmt);
                                                               waitfor_msec(5000);
     vsprintf(uart_buf, fmt, args);
     uart_putstring(uart_buf);
                                                               uart_printf("program start!!\n");
     va_end(args);
                                                               for (;;) {
                                                                         GP1DAT ^= 0x008000000
                                                                                                  // Reverse P1.7
static void waitfor_msec(int msec)
                                                                         data = read_mem(FPGA_REG + 0);
                                                                                                  // Read FPGA register
                                                                                                   // Reverse register
     int i:
                                                                         data = ~data:
                                                                         write_mem(FPGA_REG + 0, data);
     for (i = 0; i < msec / 10; i++) {
                                                                                                   // Write FPGA register
               while (!timer_interrupted) {}
                                                                        waitfor_msec(500);
              timer interrupted = false;
}
                                                               return 0;
void IRQ_Handler(void) __irq
     timer_interrupted = true;
     T1CLRI = 1;
```

Part2

夷 1 ADuC7026 レジスタ設定値

ADuC7026 はメモリ・マップド・レジスタ(MMR)により,ピ ン機能の設定,外部バス幅,アクセス・タイミングなどの設 定を行う.

レジスタ	アドレス	初期値	設定値	意味
GP2CON	0xFFFFF408	0x00000000	0x00022220	/MS0, AE, /RD, /WR有効
GP3CON	0xFFFFF40C	0x00000000	0x2222222	AD7-AD0有効
GP4CON	0xFFFFF410	0x00000000	0x2222222	AD15-AD8有効
XMCFG	0xFFFFF000	0x00000000	0x00000001	外部メモリ空間有効
XM0CON	0xFFFFF010	0x00000000	0x00000003	外部メモリ空間0有効, バス幅16ビット
XM0PAR	0xFFFFF020	0x000070FF	0x00008710	/WRを1クロック延長

レスおよびデータの取りこぼしに注意する必要があります. 今回の回路ではCLK48のほうがCPU CLKよりも周波 数が高いため, AEおよびストローブが1クロック間だけ アサートされていても取りこぼすことはありません.

本当はCPU_CLKの周期(約24ns)とCLK48の周期(約 21ns)の違いはわずかですが,図5では分かりやすくする ために誇張して表現しています.

リード・サイクルが開始されると/MSOがアサートされ ます. その1/2クロック後にAEがアサートされます. AE がアサートされている間はアドレスがバスに出力されてい るので、CLK48の立ち上がりでADを取り込みます.

アドレスが決定した時点で,組み合わせ回路によりレジ スタを選択します.選択されたレジスタのデータは,/RD がアサートされている間,ADへ出力します.

5 ライト・サイクルのタイミング設計

ライト・サイクルのタイミング・チャートは図6です. ライト・サイクルが開始されると,/MS0がアサートさ れます. その1/2クロック後に, AE がアサートされます. リード・サイクルと同様に, CLK48の立ち上がりでAD を取り込みます.次にライト・データを取り込む必要があ りますが,ここで一つ問題があります.

データ・シートによると,/WR がアサートされてから最 大12ns後にライト・データが確定するとあります.初期設 定では/WR がアサートされる期間は1クロック間, すなわ ち約24nsです.

つまり,/WR がアサートされている期間のうち,ライ ト・データが確定している期間は最小で24 - 12 = 12ns と なります.これはCLK48の1周期の約21nsを下回るため, 正しいデータを取り込めない可能性があります.

このため ADuC7026の XM0PAR レジスタの設定により, /WR をアサートする期間を1クロック分だけ増やしました. CLK48にて/WRをラッチし,/WRが2クロックの間"0" であった場合,その時点のADをライト・データとして取 り込み,選択されたアドレスのレジスタに書き込みます.

6 ADuC7026の設定

リスト2は付属基板上のLEDを点滅させるプログラム です. 開発はKeil社(現在はARM社)の統合開発環境 μ vision3(本誌2006年3月号付属CD-ROMに収録)を使いま した.

リスト2の関数 , init hardware は A Du C7026 の初 期化を行います. A DuC7026 は外部メモリ空間を有効にす るために内部レジスタを設定する必要があります. 各レジ スタの設定値を表1に示します.

まず外部メモリ空間0を有効にします.外部メモリ空間 0は,アドレス0x10000000から0x1000FFFFの64Kバイ トの空間と定められています.

FPGA内部のレジスタに書き込むための関数として,

• write mem FPGA 内部レジスタに書き込む

• read mem FPGA 内部レジスタを読み出す

を用意しました、デバッグを容易にするためにアクセス・ アドレスとデータを UART に出力します.このメッセージ は、画像ベースボードと USB 接続したパソコンのハイパー タームに表示できます.

アドレス 0x10000000 のビット0 に , 1 を書き込むとLED が消灯し,0を書き込むとLEDが点灯します.プログラム は10ms 間隔のタイマ割り込みを使用して500ms ごとに点 灯と消灯を繰り返します.

参考・引用*文献

(1)*アナログ・デバイセズ;高精度アナログ・マイクロコントロー ラ A DuC7019/20/21/22/24/25/26/27 データシート, 2006年.

えさき・まさやす (株)イーエスピー企画 代表取締役